Saltar navegación principal
Norma
IEC 60191-6-5 ED2

IEC 60191-6-5 ED2

Mechanical standardization of semiconductor devices - Part 6-5: General rules for the preparation of outline drawings of surface mounted semiconductor device packages - Design guide for fine-pitch ball grid array (FBGA)

Normalisation mécanique des dispositifs à semiconducteurs - Part 6-5: Règles générales pour la préparation des dessins d'encombrement des dispositifs à semiconducteurs pour montage en surface - Guide de conception pour les boîtiers matriciels à billes et à pas fins (FBGA)

Fecha:
2013-10-24 /Anulada
Resumen (inglés):
Resumen (francés):
Relaciones con otras normas IEC

Comprar en AENOR

Esta norma está disponible en:

Formato digital

Ingles / Bilingue